TSV 互连具有缩短路径和更薄的封装尺⼨等优点，被认为是三维集成的核
术。 TSV 结构如下图所示，在硅板上面有加⼯完成的通孔;在通孔内由内到外
依次为电镀铜柱、绝缘层和阻挡层。绝缘层的作用是将硅板和填充的导电 材料
之间进⾏隔离绝缘，材料通常选用⼆氧化硅。由于铜原⼦在 TSV 制 造⼯艺流
程中可能会穿透⼆氧化硅绝缘层，导致封装器件产品性能的下降 甚⾄失效，⼀
般用化学稳定性较⾼的⾦属材料在电镀铜和绝缘层之间加⼯ 阻挡层。后是用
于信号导通的电镀铜。
前30 min顶部沉积速率的异常下降是由于预处理后时间过
长造成的。在电化学反应之前铜离⼦和添加剂分⼦的充分扩
散导致在初始阶段相对较快的沉积。随着反应的进⾏，电解
液中的铜离⼦从阴极接受电⼦并不断转化为铜。随着纵横比
的增加，铜离⼦向底部的扩散速率降低。铜离⼦的传质限制
降低了沉积到底部的速率。同时，铜离⼦在顶部的积累提⾼
了沉积速率。逐渐地，顶部的电沉积速率超过底部的电沉积
速率，终导致接缝缺陷。
在电沉积⼯艺之前，对 TSV 芯片进⾏预处理以排除通孔中的
空⽓并润湿种⼦层。，将 TSV 芯片放⼊吸瓶中并浸⼊去
离⼦⽔中。然后，使用⽔循环泵将抽吸瓶抽空⾄负⽓氛。在
负压下，通孔中的空⽓被推⼊样品片表面。此外，应用间歇
性超声振动去除表面⽓泡，直⾄⽆⽓泡出现，表明预处理完
成。因此，TSV芯片迅速移动到电镀槽中并保持静⽌⾜够长
的时间以确保电镀溶液在通孔内充分扩散。
电沉积程序
预处理后，在不同的电流密度（4 mA/cm 2、5 mA/cm 2、7
mA/cm 2、10 mA/cm 2和15 mA/cm 2 ）下进⾏电化学沉积
（ECD）⼯艺) 在的时间段内。低电流密度条件（4 mA/cm 2）
和中等电流密度条件（7 mA/cm 2 ）的电沉积间隔分别为30
min和10 min。
TSV制作流程会涉及到深刻蚀、PVD、CVD、铜填充、微凸点及RDL电 镀、清
洗、减薄、键合等⼆⼗余种设备，其中通孔制作、绝缘层/阻挡层/ 种⼦层的沉
积、铜填充、晶圆减薄、晶圆键合等⼯序涉及的设备为关 键，在某种程度上
直接决定了TSV的性能指标。
国内外研究现状
2011年，瑞⼠的微纳系统研究部提出了如下图所示的基于TSV技术圆片级 真空
封装⽅案。该⽅案由TSV封帽与器件层两部分构成，TSV封帽垂直导 通柱是填
充在硅通孔中的铜柱。器件层上制作有⾦锡电极与铜柱相连，从 ⽽把电信号从
空腔内部的引到空腔外部，后通过硅-硅直接键合实现密 封。该⽅案⽓密性
很好，但是TSV封帽制作⼯艺复杂，热应⼒⼤(铜柱与 硅热失配⼤)，且硅硅键
合对键合表面要求质量很⾼，⼀般加⼯过的硅片 很难达到此要求。
